
DRAM R/W Leadoff
Timing
Selecciona la combinación de ciclos de reloj que requiere la memoria RAM instalada en el sistema
antes de cada lectura o escritura en memoria. Cambiar el valor determinado por el fabricante para la
memoria RAM instalada puede causar errores de memoria.
DRAM RAS Only
Refresh
En refresco alternativo a CAS-BEFORE-RAS. Debe estar DISABLED a menos que la memoria
RAM del sistema requiera este método más antiguo de refresco de memoria.
DRAM RAS# Precharge
Time
Seleccionar el número de ciclos de reloj asignados a la señal RAS# (ROW ADDRESS
STROBE)para acumular su carga antes de que se refresque la memoria. Si se establece poco tiempo,
el refresco puede ser incompleto y se pueden perder datos.
DRAM RAS# Pulse
Width
El fabricante del equipo debe seleccionar el número de ciclos de reloj permitido para el refresco de
RAS, de acuerdo con las especificaciones de la memoria RAM.
DRAM Read Burst
(B/E/F)
Selecciona los tiempos para las lecturas a ráfagas de la memoria RAM. Cuanto menores son los
números, más rápido se comunica el sistema con la memoria.
DRAM Read Burst
(EDO/FPM)
Establece los tiempos para lecturas desde memoria EDO (EXTENDED DATA OUTPUT) o
memoria FPM (FAST PAGE MODE). Cuanto menores son los números, más rápido se comunica el
sistema con la memoria. Si se seleccionan unos números menores de los que soporta la memoria
RAM instalada, pueden producirse errores de memoria. Cuando los valores son dobles, e.g.
x222/x333, el primer valor corresponde a la memoria de tipo EDO y el segundo a la memoria de tipo
FPM.
DRAM Read Prefetch
Buffer
Cada vez que se hace una petición de acceso a memoria, se realiza la cuenta atrás de un número de
ciclos de reloj preprogramados. Cuando la cuenta llega a cero,si el número de buffers llenados es
igual o superioor que un valor de umbral determinado, la petición de acceso a memoria se convierte
en prioritaria. Este mecanismo se usa para controlar la latencia del acceso a memoria. ENABLED
mejora las prestaciones del equipo.
DRAM Read Wait State
Estos números son el esquema de ciclos de reloj que usa el procesador para leer datos de la memoria
principal. El fabricante de la placa base debe escoger la combinación adecuada, dependiendo del
tamaño y la velocidad de la memoria RAM. Escoger el valor más bajo posible, pero si se producen
errores frecuentes, ir aumentando el valor poco a poco.
DRAM Read/Write
Timing
El diseñador de tus sistema debería seleccionar los tiempos que usa el sistema al leer o escribir en la
memoria RAM. Escoger el valor más bajo posible, pero si se producen errores frecuentes, ir
aumentando el valor poco a poco.
DRAM Read-Around-
Write
Es un valor de optimización de la memoria RAM: si una lectura de memoria es dirigida a una
posición cuya ultima escritura está en un buffer antes de ser escrita a memoria, la lectura se hace con
el contenido del buffer, y la lectura no es enviada a memoria.
DRAM Refresh Period
Seleccionar el periodo necesario para refrescar la RAM de acuerdo con las especificaciones del tipo,
marca y modelo de memoria. En general, a mayor tiempo mejores prestaciones.
DRAM Refresh Queue
ENABLED permite situar uno tras otro hasta cuatro peticiones de refresco de memoria, de modo
que la RAM se refresque a intervalos óptimos. DISABLED hace todas las peticiones de refresco
prioritarias. De todos modos, esto depende de si la RAM instalada soporta esta característica; la
mayoría lo hacen.
DRAM Refresh Rate
Selecciona el periodo mecesario para refrescar la RAM de acuerdo con las especificaciones del tipo,
marca y modelo de memoria. En general, a mayor tiempo mejores prestaciones
DRAM Refresh Stagger
By
Seleccionar el númro de ciclos de reloj (0-7) entre los refrescos de filas de memoria, según la
distribución de memoria. Escogiendo 0, se refrescan todas las filas a la vez.
Komentáře k této Příručce